作为公司 2023 年欧洲技能研讨会的一部分，台积电供给了其在互补场效应晶体管 (CFET) 方面的作业的最新状况，并泄漏其实验室中有作业中的 CFET。但即便台积电迄今获得了开展，该技能仍处于前期阶段，间隔大规模出产还有几代人的时刻。与此一起，在 CFET 之前将呈现环栅 (GAA) 晶体管，台积电将在其行将推出的 N2（2 纳米级）出产节点中推出这种晶体管。

　　作为 GAAFET 的终究继任者，CFET 是 TSMC 的长时刻押注的技能之一，估计在功率功率、功能和晶体管密度方面，CFET 将供给优于 GAAFET 和 FinFET 的特色。但是，这些潜在的优点是理论上的，并且取决于战胜制作和规划中的严重技能应战。特别是，CFET 估计需求运用极端准确的光刻技能（想想高 NA EUV 东西）将 n 型和 p 型 FET 集成到单个设备中，并确认最理想的资料以保证恰当的电子特性。

　　就像其他芯片厂相同，台积电正在研讨各种晶体管规划类型，因而在实验室中运用 CFET 非常重要。但这也不是彻底出人意料的工作。其他地方的研讨人员之前现已组装了 CFET，因而现在由专心于职业的台积电来弄清楚怎么完成大规模出产。为此，台积电着重 CFET 不会在不久的将来呈现。

　　担任技能路线图、事务战略的高档副总裁 Kevin Zhang 表明：该公司正研讨不同的技能方案，有各种技能进行备选，但现阶段无法清晰哪种架构会比GAAFET更优异。他表明，“考虑到FinFET技能已运用了5年时刻，那么下一代GAAFET或许也会运用数年，至少会开展几代。至于CFET，能够量产运用的时刻将会更长。”

　　事实上，研讨项目需求很长时刻，并且当你一起进行许多研讨项目时，你永久不知道其间哪一个会获得效果。即便在那个时分，也很难判别台积电（或任何其他晶圆厂）会挑选哪种潜在结构候选，终究，晶圆厂有必要满意更大客户的需求（例如，苹果、AMD、联发科、英伟达、高通）在这个出产节点准备好进行大批量出产的时分。

　　日前，英特尔初次向外界揭露介绍其最新的堆迭式CFET晶体管架构。这是由英特尔技能开发总经理Ann Kelleher在比利时安特卫普举办的 ITF World 2023 上介绍的。这位开发总经理概述了英特尔在几个要害范畴的最新开展，其间之一便是英特尔未来将选用的堆迭式CFET晶体管架构。不过，英特尔方面并没有提到详细的量产日期或许时刻表。据外媒报导，在 2021 年的“英特尔加快立异：制程技能和封装技能线上发表会”上，英特尔确认了其 Intel 20A 制程技能上，将导入选用Gate All Around（GAA）技能的RibbonFET 晶体管架构，以替代自2011年就沿用至今的 FinFET电晶体架构。新技能加快了晶体管开关速度，一起在占用空间较好的状况下，达到与多鳍结构相同的驱动电流水准。对此，Ann Kelleher表明，RibbonFET将会在2024年露脸。

　　英特尔下一代GAA技能的堆迭式CFET晶体管架构答应堆迭8个纳米片，是 RibbonFET运用的4个纳米片的两倍，然后增加了晶体管的密度。CFET晶体管将n和p两种 MOS元件彼此堆迭在一起，以达到更高的密度。现在，英特尔正在研讨两种类型的CFET晶体管，也便是单片式和次序式。不过，英特尔现在好像未确认最终将选用哪一种CFET晶体管，或许还会有其他类型的规划呈现。英特尔表明，大约到2032年，晶体管将演进到5埃米，CFET晶体管架构的类型估计还会发生变化，这将是不可避免的工作。

　　提到先进技能，不得不提三星。上一年，三星电子在全球首先根据全盘绕栅极（Gate-All-Around,GAA）晶体管结构量产了3纳米芯片。GAA架构是下一代代工微细加工工艺，是一项要害技能，能够改进静电特性，然后进步功能，下降功耗和优化芯片规划。

　　三星表明，与之前的处理节点比较，3纳米GAA技能的功能提升了30%，能耗下降了50%，芯片面积减少了45%。三星电子此前表明，方案从2025年开端量产根据GAA架构的2纳米芯片。